Product SiteDocumentation Site

7.2. Atomatizace návrhu elektroniky

Tato kapitola stručně uvádí změny ve Fedora Electronic Lab Fedory 12. Povšimněte si, prosím, že uplatnění několika aplikací ve FEL lze najít u několika komunit. Tyto specifické aplikace jsou krátce představeny v kapitolách Návrh obvodů (který obsahuje simulaci a PCB layout) a Vývoj vestavěných systémů těchto poznámek k vydání.

7.2.1. Společné zkoumání kódu

Jedna z mnoha tváří návrhu digitálního hardwaru představuje sledování mnoha souborů, které jsou zadány jako vstupy do několika EDA nástrojů. Konkrétní zprávy nebo diagramy (netlists) jsou pečlivě analyzovány a zaznamenány jako součást sign-off metodologie. Každá společnost sleduje tyto projektově závislé soubory pod určitou adresářovou strukturou a jimi zvoleným systémem kontroly verzí.
Do kolekce Fedory jsme zahrnuli efektivní a spolehlivé řešení přezkumu kódu. Toto trac-based peerreview řešení také pomůže vytvářet odkazy a bezproblémové reference mezi chybami, úkoly, sadami změn a soubory. Koordinátoři projektů budou mít reálnější přehled o probíhajícím projektu a sledovat mnohem snadněji postup s ohledem na různé milníky a termíny.

7.2.2. Výchozí IDE Eclipse

Na základě pomoci a podpory od týmu Fedora Eclipse se toto IDE stalo primárním IDE pro vývoj a dokumentaci HDL IP. Toto rozhodnutí je snahou udržovat skutečnou interoperabilitu mezi nástroji nabízenými rozličnými výrobci vestavěných systémů (softwaru).
Následující zásuvné moduly poskytované platformou Fedora Electronic Lab jako vychozí zdokonalí:
  • návrh frontend
  • automatickou generaci dokumentace a údržbu profesionálních datových listů
  • skriptování Perl/Tcl (moduly Perl mají hlavní úlohu od dob FEL10)
  • Projekty s kontrolou verzí
Balíček Popis
eclipse-veditor Pomáhá designerům digitálních IC a FPGA vyvíjet Verilog/VHDL kód na Eclipse. Poskytuje notifikaci chyb a varování v reálném čase u chyb ve psaní, chybějících a nadbytečných signálů, atd.
eclipse-eclox Pokud vhdl kód obsahuje komentáře stylu doxygen, může být automaticky vygenerováno pdf a použito jak během interních jednání, tak zasláno klientovi.
eclipse-texlipse Jelikož je pdf generováno z latexu, zásuvný modul texlipse poskytuje dodatečné formátování rozložení stránek a snadné vytváření pdf. Tvorba pdf je nyní reději pouhá kombinace kláves Ctrl-S, než ruční klepnutí jako se provádí v kile. Z toho vyplývá, že kile bude z live dvd FEL odstraněn.
eclipse-cdt Poskytuje zabudované vývojové nástroje C a C++.
eclipse-dltk-tcl Tcl skripty mohou být udržovány s kódem HDL.
eclipse-epic Perl skripty mohou být udržovány s kódem HDL.
eclipse-subclipse Přidává integraci Subversion do Eclipse IDE
eclipse-egit Přidává integraci distribuovaně verzovaně kontrolovaného GIT do Eclipse IDE
Tabulka 1. Zásuvné moduly Eclipse vybrané pro návrh hardwaru

7.2.3. Návrh analogových ASIC

toped
Aktualizován na konzolidované vydání 0.9,4. Balík Fedory Toped nastavuje standardně proměnou $TPD_GLOBAL na /usr/share/toped, proto může uživatel spustit toped ihned bez nastavování.
Graham Petley a Krustev Svilen poskytli 2 TELL soubory jako ukázku jak toped může spolupracovat s Pharosc Standard Cells pomocí parserů GDSII a CIF tohoto programu.
Hlavní fakta
  • Nový grafický renderovací program urychlí vykreslování až 3 a půlkrát. Vyžaduje openGL verze 1.4 (F-11 používá 1.3, ale to není problém) a Objekty virtuální vyrovnávací paměti. Bude používán jako základ pro budoucí grafické efekty.
  • Starí renderovací program je zachován, aby se pokryly ovladače grafických karet s implementací starších verzí openGL a zejména virtuální pracovní plochy.
  • Je rovněž významně vylepšena rychlost.
  • Aktualizace a opravy u externích rozhraní. Zejména GDSII.
  • Nový pomocný program pro konverzi technologických souborů Virtuoso(C) na TELL.
  • Formát TDT aktualizován novými záznamy. Verze aktualizována na 0.7.
  • Formát TDT aktualizován novými záznamy. Verze aktualizována na 0.7.
  • Další aktualizace na přizpůsobení (customizaci) uživatelského rozhraní - nástrojové lišty.
  • Aktualizace ve vnitřní obsluze odkazů na buňky. Důsledkem je, že s vrstvou 0 je nyní nakládáno jako s normální vrstvou.

Stará vydání Toped neumění načítat soubory TDT produkované tímto vydáním.

Existuje určité množství kódu, které není zařazeno do hlavního stromu, včetně parseru záznamu kalibračních chyb. Je navrženo provést toto po řádném vydání. V tomto stavu byly některé vlastnosti odsunuty pro zachování stability.
Magic
Fedora Magic byl aktualizován na verzi 8.0.54.
Balíček Fedory Magic má svoji dokumentaci v samostatném balíčku nazvaném: magic-doc. Dokumentace obsahum některé příklady scmos a tutoriály. Uživatelé pokročilého Magic VLSI by rovněž mohli mít zájem opět si přečíst dokumentaci k pochopení jemných rozdílů obsažených v řadě 8.0.
Vlastnosti:
  • outline vector fonty (díky freefont projektu), které by měly odstranit mnoho problémů se značkami v Magicu
  • Zobrazení, manipulace a OpenGL jsou kompletní.
  • Obsahuje některé operátory "cifoutput" pro použítí s novým příkazem "cif paint", pro manipulaci s layoutem použitím booleovských operátorů.
  • Vylepšená rychlost běhu (runtime)
  • Byly přidány dvě dodatečné nabídky pro manipulaci mřížky a nastavení textu.
Electric
electric byl aktualizován na verzi 8.09.
Vemte prosím na vědomí, že z důvodu používání zasuvných modulů třetích stran většinou uživatelské základny electric, a tedy licenční nekompatibilitou s Fedorou, FEL nemůže tyto zásuvné moduly přidat. Proto tým Fedory Electronic Lab chápe, že vydání nové upstream verze by narušilo interoperabilitu se zásuvnými moduly uživatelů. Přesto jednou si nové verze elctric najdou svou cestu do testovacího aktualizačního repositáře.

7.2.4. Digital Design

Dinotrace
Novinky ve Fedora 12,Dinotrace je prohlížeč vlnových signálů, který rozumí záznamu Verilog Value Change Dumps, ASCII a ostatním záznamům stop.
Umožňuje nastavování kurzoru, zvýrazňování signálů, vyhledávání, tisk a další výborné schopnosti, které v mnoha komerčních prohlížečích grafu signálu (waveform) nenajdete.
Dinotrace je optimalizován pro rychlé ladění. S VTRACE se při selhání simulace automaticky umístí kurzor v místě výskytu chyby, přidají komentáře viditelné v prohlížeči grafu signálu. Čtyři kliknutí myši a chyby budou zvýrazněny v souborech logu a hodnoty signálů při výskytu chyby budou k vidění ve zdroji.
Fedora rovněž obsahuje dinotrace-mode pro emacs jako balíček emacs-dinotrace-mode.
eqntott
eqntott konvertuje výrazy zapsané v Boolean logice do pravdivostních tabulek, které jsou nutné pro přípravu vstupu aplikace espresso, která provádí logickou minimalizaci, konvertuje logické výrazy do jednodušších forem a vytváří pravdivostní tabulky. Balíček eqntott je nový ve Fedora 12.
expresso-ab
Balíček espresso, který je nový ve Fedora 12 přijímá na vstupu dvou nebo víceúrovňovou reprezentaci dvou nebo vícehodnotové Boolean funkce a produkuje minimalizovanou ekvivalentní reprezentaci. Slouží jako minimalizační nástroj pro Booleovskou logiku.
Verilator
Verilator je nejrychlejší volně šiřitelný Verilog HDL simulátor. Kompiluje syntetizovatelný Verilog, některé PSL, SystemVerilog a Synthesis výroky do kódu v C++ nebo SystemC. Je navržen pro velké projekty, kde je primárním cílem rychlá simulace a je zejména vhodný pro vytváření spustitelných projektů procesorů pro návrhářské teamy zaměřené na vestavěná zařízení.
vrq
VRQ je modulární verilog parser, který podporuje pluginy pro zpracování verilogů. Mnoho nástrojů může být aktivováno a propojeno rourou v jediném spuštění vrg. Jde o generický front-end parser s podporou přizpůsobitelných pluginů pro backend.
Alliance
Vývojový repositář Fedora Alliance CVS získal v srpnu 2009 svoji 100. záplatu s ohledem na stabilitu 64-bitové architektury a my jsme štastni, že upstream projekt použil všechny naše záplaty pro alianci. Také jsme sestavili toto nové vydání pro všechny testovací repositáře podporované Fedorou a testovací repositář EPEL-5. S tímto novým vydáním také přichází nové GUI xgra, což je prohlížeč grafů.
Ve Fedoře nenahradíme Alliance VLSI programem herb (který byl podporován jako fork alliance). Před vydáním F-11 byl vývoj herb aktivní, ale po vydání F-11 ustal. Jelikož je upstream projekt Alliance VLSI aktivní a reaguje na naše přání, neexistuje v současnosti důvod zastarání aliance kvůli herb.

7.2.5. Perl skripty pro návrh hardwaru

perl-SystemPerl
Jedná se o nový balíček ve Fedře 12.
SystemPerl je verze jazyka SystemC. Je navržen k doplňování textu, aby se minimalizovalo nadbytečné opakování zápisu určitých částí. Použitím sp_preproc mohou být v době kompilace soubory SystemPerl transformovány do C++ nebo transformovány na místě, aby byly platnými SystemC soubory.
perl-Verilog-Perl
Balíček perl-Verilog-Perl byl aktualizován na verzi 3.123. Nové vlastnosti zahrnují:
  • Vylepšené varování při použítí "do" jako identifikátoru.
  • Opraveny escapované identifikátory preprocesoru (chyba 106).
  • Opravena chyba kompilace Perl 5.8.8 (rt48226).
  • Opravena chyba kompilace Perl 5.8.0 s callbackgen.

Varování

perl-Verilo-Perl nahrazuje zastaralý perl-Verilog. Uživatelům Fedory je doporučeno nastavit podle toho své vlastní Perl skripty.